8月18日?qǐng)?bào)道，今天，2022世界半導(dǎo)體大會(huì)暨南京國際半導(dǎo)體博覽會(huì)在南京開幕中國科學(xué)院院士，深圳大學(xué)校長毛俊發(fā)在開幕式暨高端論壇上發(fā)表主旨演講

毛俊發(fā)院士在簡要回顧了集成電路的定義和發(fā)展歷史以及中國落后的原因后，著重分享了集成系統(tǒng)的發(fā)展趨勢(shì)和面臨的挑戰(zhàn)，以及應(yīng)重點(diǎn)關(guān)注的四個(gè)關(guān)鍵科技問題。

毛俊發(fā)院士認(rèn)為:過去的60年是集成電路的時(shí)代，未來的60年是集成系統(tǒng)的時(shí)代他提到，伴隨著摩爾定律面臨極限挑戰(zhàn)，拐點(diǎn)臨近，半導(dǎo)體技術(shù)將發(fā)展出一條從電路集成到系統(tǒng)集成的新路徑，這為中國的發(fā)展提供了變道超車的歷史機(jī)遇

一，EDA，設(shè)備，器件和電路落后的原因

集成電路是將晶體管，電阻，電容，電感等元件和互連制作在一個(gè)小的半導(dǎo)體晶片或介質(zhì)基片上而形成的具有預(yù)期功能的電路。

所有元件在結(jié)構(gòu)上集成，使電路向高密度，大規(guī)模，小型化，低功耗，低成本，高可靠性方向發(fā)展。

集成電路是一個(gè)國家綜合科技實(shí)力乃至綜合國力的體現(xiàn)是錢買不到的關(guān)鍵高科技賽道中國每年花費(fèi)巨資進(jìn)口IC，高端芯片基本依賴進(jìn)口

回顧我國集成電路落后的原因，既有先進(jìn)技術(shù)被西方封鎖，也有之前一段時(shí)間的發(fā)展，產(chǎn)學(xué)研脫節(jié)。

說到具體細(xì)分領(lǐng)域，EDA落后的主要原因是R&D算法很多，但是比較分散，沒有規(guī)劃和集成，大型軟件工程能力弱，經(jīng)驗(yàn)少，用戶不愿意使用國產(chǎn)軟件工具，惡性循環(huán)。

半導(dǎo)體設(shè)備的落后主要受整體能力，市場(chǎng)環(huán)境等多種因素影響器件和電路落后的原因包括材料落后，工藝的精細(xì)度和穩(wěn)定性不夠，缺乏工匠精神和能工巧匠

目前我國集成電路急需大量高端人才。

二。未來60年將是集成系統(tǒng)的時(shí)代

目前集成電路產(chǎn)業(yè)的發(fā)展方向包括延續(xù)摩爾定律和繞過摩爾定律前者面臨著物理原理的限制，技術(shù)手段的限制和經(jīng)濟(jì)成本的限制等挑戰(zhàn)，而后者的主流趨勢(shì)是小芯片，異構(gòu)和集成系統(tǒng)等

毛俊發(fā)院士判斷，過去的60年是集成電路的時(shí)代，而未來的60年將是集成系統(tǒng)的時(shí)代。

他說，集成電路只是手段，微電子系統(tǒng)才是目的集成從系統(tǒng)的角度來看，系統(tǒng)是以集成的方式設(shè)計(jì)和制造的各種芯片，傳感器，組件，天線，互連等被制造并集成在基板上以形成具有預(yù)期功能的系統(tǒng)所有芯片和元件在結(jié)構(gòu)上集成為一個(gè)整體，使得系統(tǒng)高密度，小型化，功能強(qiáng)大，低功耗，低成本，高可靠性，易于設(shè)計(jì)和制造

這種思想可以進(jìn)一步提高系統(tǒng)的設(shè)計(jì)效率和綜合性能，降低系統(tǒng)成本，增加其可靠性，降低對(duì)芯片設(shè)計(jì)和設(shè)備的要求。

實(shí)現(xiàn)從集成電路到集成系統(tǒng)的跨越，有三層含義是復(fù)雜微系統(tǒng)集成技術(shù)發(fā)展的新途徑，是后摩爾時(shí)代集成電路發(fā)展的新方向，是半導(dǎo)體技術(shù)變道超車的新發(fā)展機(jī)遇

芯片或管芯技術(shù)是集成系統(tǒng)的一個(gè)特殊概念，它將一個(gè)單一的先進(jìn)技術(shù)芯片分解成若干個(gè)有特色的模塊，每個(gè)模塊由自己最適合的技術(shù)實(shí)現(xiàn)小芯片技術(shù)與SoC的逆向思維:SoC將半導(dǎo)體ip平面集成到一個(gè)芯片中，而SoIC將多個(gè)小芯片集成在3D堆棧中

目前，集成電路的前端設(shè)計(jì)和加工與后端封裝逐漸融合封裝技術(shù)的重心正逐漸從傳統(tǒng)的后端封裝轉(zhuǎn)向前端半導(dǎo)體代工

臺(tái)灣領(lǐng)先的代工公司TSMC 3d fabric平臺(tái)的SoIC采用最先進(jìn)的封裝互連技術(shù)混合鍵合，堆疊芯片之間的互連間距可以小到亞微米目前，TSMC已經(jīng)用3DFabric完成了12層堆疊SoIC

如果TSMC推動(dòng)的3DFabric，尤其是SoIC成為下一代芯片系統(tǒng)的主流技術(shù)，那么TSMC在半導(dǎo)體行業(yè)將更強(qiáng)，而中國大陸弱代工強(qiáng)封裝的局面將在代工和封裝方面變得落后。

集成系統(tǒng)的另一個(gè)例子是封裝中的天線技術(shù)AiP是指在包含無線芯片的封裝結(jié)構(gòu)中實(shí)現(xiàn)的天線與普通分立式天線相比，AIP具有更好的系統(tǒng)性能，更小的PCB面積，更低的成本和更短的研發(fā)周期

第三個(gè)例子是多功能無源元件技術(shù)電子系統(tǒng)包含大量的無源元件，需要切換許多不同的功能元件和天線級(jí)聯(lián)，這導(dǎo)致了額外的損耗和體積通過將各種部件組合成協(xié)同設(shè)計(jì)的多功能部件，可以顯著減少系統(tǒng)所需的部件和開關(guān)的數(shù)量，降低插入損耗，并實(shí)現(xiàn)小型化

第三，集成系統(tǒng)面臨四個(gè)關(guān)鍵的科學(xué)和技術(shù)問題。

異質(zhì)半導(dǎo)體集成技術(shù)是集成系統(tǒng)最有力的技術(shù)手段，可以突破單一工藝的功能和性能限制，實(shí)現(xiàn)更強(qiáng)的復(fù)雜性能和優(yōu)異的綜合性能。

它是將化合物半導(dǎo)體高性能器件或芯片，硅基低成本高集成度器件或芯片與無源元件或天線在不同工藝節(jié)點(diǎn)集成，通過異質(zhì)鍵合或外延生長實(shí)現(xiàn)集成電路或系統(tǒng)的技術(shù)。

在毛俊發(fā)院士看來，集成系統(tǒng)面臨著四個(gè)關(guān)鍵技術(shù)問題。

首先是集成系統(tǒng)的架構(gòu)，包括定義集成系統(tǒng)的功能和性能，分解結(jié)構(gòu)以及各類芯片和元器件的確定，集成技術(shù)的選擇，集成系統(tǒng)布局，互聯(lián)方式和標(biāo)準(zhǔn)

二是自動(dòng)化，智能化的協(xié)同設(shè)計(jì)，包括電磁—熱應(yīng)力多物理協(xié)同設(shè)計(jì)，有源/無源電路/天線與數(shù)字，模擬，射頻電路的多功能協(xié)同設(shè)計(jì)，IP，IPD，PDK，小芯片的復(fù)用。

第三是異質(zhì)界面生成和過程定量控制的機(jī)制綜合工藝參數(shù)的調(diào)整受制于電，熱，應(yīng)力等多個(gè)物理場(chǎng)的特性由于晶格和膨脹系數(shù)的差異，需要建立異質(zhì)界面動(dòng)力學(xué)，了解擴(kuò)散，成核和粘附機(jī)制，通過界面調(diào)控和整合實(shí)現(xiàn)高可靠性的異質(zhì)集成

第四，無源元件和天線的小型化對(duì)整個(gè)射頻集成系統(tǒng)非常重要無源元件可以占到RF電子系統(tǒng)元件總數(shù)的90%，以及整個(gè)系統(tǒng)面積的80%面積，工藝，芯片差別很大由于射頻損耗，電磁兼容性和熱問題，小型化和性能改進(jìn)受到挑戰(zhàn)有必要突破傳統(tǒng)思維，提出新的工作機(jī)制和設(shè)計(jì)理論

結(jié)論:國內(nèi)外都在加緊集成系統(tǒng)相關(guān)技術(shù)的研究。

毛俊發(fā)院士分享到，目前，集成系統(tǒng)的集成度和工作速度不斷提高，同時(shí)面臨多物理控制，多性能協(xié)調(diào)，多材料集成三大主要挑戰(zhàn)。

集成系統(tǒng)的相關(guān)技術(shù)在國內(nèi)外政策和產(chǎn)業(yè)中被視為重要的發(fā)展方向美國2018年推出的聯(lián)合大學(xué)微電子計(jì)劃和電子復(fù)興計(jì)劃都以異構(gòu)集成為重點(diǎn)上海交大，中電集團(tuán)，中科院，長電科技等產(chǎn)學(xué)研機(jī)構(gòu)也在進(jìn)行系統(tǒng)封裝的研究此外，日本，韓國，新加坡等地都有研究異構(gòu)融合的計(jì)劃TSMC，英特爾，IBM，三星等國內(nèi)外半導(dǎo)體廠商都在做3D封裝集成研究