，據(jù) ETNews，三星電子代工部門(mén)首席技術(shù)官 Jung Ki-tae Jung 在最近舉辦的論壇上宣布“我們計(jì)劃在 2027 年將 BSPDN 應(yīng)用于 1.4 nm 工藝”。

背部供電技術(shù)是一項(xiàng)應(yīng)用于先進(jìn)半導(dǎo)體的創(chuàng)新技術(shù)，旨在更好地挖掘晶圓背面空間的潛力，但至今仍未在全球范圍內(nèi)實(shí)施。這也是三星電子首次披露其 BSPDN開(kāi)發(fā)進(jìn)程。

雖然目前半導(dǎo)體行業(yè)已不再使用柵極長(zhǎng)度和金屬半節(jié)距來(lái)為技術(shù)節(jié)點(diǎn)進(jìn)行系統(tǒng)命名，但毫無(wú)疑問(wèn)目前的工藝技術(shù)也是數(shù)字越小越先進(jìn)。

隨著半導(dǎo)體工藝微縮路線不斷地向前發(fā)展，集成電路內(nèi)電路與電路間的距離也不斷縮窄，從而對(duì)彼此產(chǎn)生干擾，而 BSPDN 技術(shù)則可以克服這一限制，這是因?yàn)槲覀兛梢岳镁A背面來(lái)構(gòu)建供電路線，以分隔電路和電源空間。

不僅是三星電子，臺(tái)積電和英特爾等廠商也在積極尋求技術(shù)突破，而且目前日本東京電子和奧地利 EV Group(EVG)正在提供 BSPDN 實(shí)施設(shè)備。

目前來(lái)看，英特爾的背面供電技術(shù)名為 PowerVia，旨在降低功耗、提升效率和性能，而接下來(lái)的 Intel 20A 將是英特爾首個(gè)采用 PowerVia 技術(shù)及 RibbonFET 全環(huán)繞柵極晶體管的節(jié)點(diǎn)，預(yù)計(jì)將于 2024 年上半年準(zhǔn)備就緒，并將應(yīng)用于未來(lái)量產(chǎn)的 ArrowLake 平臺(tái)，目前正在晶圓廠啟動(dòng)步進(jìn)(First Stepping)。

除此之外，臺(tái)積電也計(jì)劃在 2nm 以下工藝中應(yīng)用類似技術(shù)，目標(biāo)預(yù)計(jì)在 2026 年之前實(shí)現(xiàn)。

三星電子 BSPDN 技術(shù)目標(biāo)是在 2027 年應(yīng)用于 1.4nm 工藝，但根據(jù)市場(chǎng)需求可能會(huì)延后。

三星電子相關(guān)人士表示:“采用背面供電技術(shù)的半導(dǎo)體的量產(chǎn)時(shí)間可能會(huì)根據(jù)客戶的日程安排而改變。”三星電子目標(biāo)是在 2025 年量產(chǎn) 2nm 工藝，先于 1.4nm 工藝。據(jù)稱，三星目前正在對(duì)背面供電技術(shù)的應(yīng)用進(jìn)行客戶需求調(diào)查。

相關(guān)閱讀:

《英特爾介紹最新 PowerVia 背面供電技術(shù):降低功耗、提升效率和性能》

《三星將 BSPDN 技術(shù)用于 2nm 芯片，進(jìn)一步提高 44% 性能及 30% 效率》

廣告聲明:文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接，用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。